2023年度 ディジタル回路II 前期末試験

学籍番号：＿＿＿＿＿＿＿＿ 氏名：＿＿＿＿＿＿＿＿＿＿ 点数：＿＿＿＿＿

1. JK-FFを用いた非同期式6進カウンタの設計を行う．なお，特性表は表1の通りである．

表1

パルス	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1

パルス	Q_2	Q_1	Q_0
4	1	0	0
5	1	0	1
6	0	0	0
⋮	⋮	⋮	⋮

(1) 図1に回路図を示せ．



図1

(2) 図2にタイムチャートを示せ．



図2

2. D-FFを用いて同期式3進カウンタを設計を行う

(1) D-FFの入力端子に対する条件式を求めるため表2の励起表，図3～4のカルノー図を埋め，Dの式を求めよ.

表2

C_p	Q^t		Input		Q^{t+1}	
	Q_1	Q_0	D_1	D_0	Q_1	Q_0
1	0	0				
2	0	1				
3	1	0				
4	–	–				

ϕ：0 or 1
–：未使用

Q_1 \ Q_0	0	1
0		
1		

図3（D_1について）

Q_1 \ Q_0	0	1
0		
1		

図4（D_0について）

$D_1 =$ _____　　$D_0 =$ _____

(2) 図5に回路図を示せ.



図5

3. 1ビットの入力をxとし，$x=1$の個数をカウントする回路を作成する．3回連続で1であれば出力zは$z=1$，それ以外は$z=0$である．例として，入力xが先頭から順に”1101010111”でカウント数3になり$z=1$となる．また，3回連続1のあとの入力が0であれば連続で1であった回数は0に，1であれば連続で1であった回数は1と考える（補足：1110→カウントは0，1111→カウントは1となり，再び$z=0$となる）．

(1) 表4の空欄を埋め状態遷移表を完成させよ.

表3

内部状態の定義		変数	
内部状態	カウント	y_1	y_0
s_0	0	0	0
s_1	1	0	1
s_2	2	1	0
s_3	3	1	1

表4

入力 / 現在の内部状態	x	
	0	1
s_0		
s_1		
s_2		
s_3		

(2) 表5を埋め，詳しい状態遷移表を完成させよ.

表5

現在の状態y			入力	次の状態y			D-FFの入力D		出力
s_i	y_1	y_0	x	s_i	y_1	y_0	D_1	D_0	z
s_0	0	0	0						
s_0	0	0	1						
s_1	0	1	0						
s_1	0	1	1						
s_2	1	0	0						
s_2	1	0	1						
s_3	1	1	0						
s_3	1	1	1						

(3) 図7～9のカルノー図を埋め，D-FFの入力D_0， D_1と出力zの式を示せ．簡単化できる場合は簡単化すること

x \ y_1y_0	00	01	11	10
0				
1				

図7（D_1について）

x \ y_1y_0	00	01	11	10
0				
1				

図8（D_0について）

x \ y_1y_0	00	01	11	10
0				
1				

図9（zについて）

D_1 =＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿， D_0=＿＿＿＿＿＿＿＿＿＿＿＿＿＿

z =＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿

(4) 図10の回路図を完成させよ．ただし，FFのクロック・パルス入力はポジティブエッジで実装すること.



図10

2023年度 ディジタル回路II 前期末試験 解答

学籍番号：＿＿＿＿＿＿＿＿　氏名：＿＿＿＿＿＿＿＿＿＿　点数：＿＿＿＿＿＿

1. JK-FFを用いた非同期式6進カウンタの設計を行う．なお，特性表は表1の通りである．

表1

パルス	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1

パルス	Q_2	Q_1	Q_0
4	1	0	0
5	1	0	1
6	0	0	0
⋮	⋮	⋮	⋮

(1) 図1に回路図を示せ．



図1

(2) 図2にタイムチャートを示せ．



図2

2. D-FFを用いて同期式3進カウンタを設計を行う

(1) D-FFの入力端子に対する条件式を求めるため表2の励起表，図3～4のカルノー図を埋め，Dの式を求めよ.

表2

C_p	Q^t		Input		Q^{t+1}	
	Q_1	Q_0	D_1	D_0	Q_1	Q_0
1	0	0	0	1	0	1
2	0	1	1	0	1	0
3	1	0	0	0	0	0
4	–	–	–	–	–	–

ϕ：0 or 1
–：未使用

Q_1 \ Q_0	0	1
0		1
1		–

図3（D_1について）

Q_1 \ Q_0	0	1
0	1	
1		–

図4（D_0について）

$D_1 = Q_0$

$D_0 = \overline{Q_1} \cdot \overline{Q_0}$

(2) 図5に回路図を示せ.



図5

3. 1ビットの入力をxとし，$x=1$の個数をカウントする回路を作成する．3回連続で1であれば出力zは$z=1$，それ以外は$z=0$である．例として，入力xが先頭から順に”1101010111”でカウント数3になり$z=1$となる．また，3回連続1のあとの入力が0であれば連続で1であった回数は0に，1であれば連続で1であった回数は1と考える（補足：1110→カウントは0，1111→カウントは1となり，再び$z=0$となる）．

(1) 表4の空欄を埋め状態遷移表を完成させよ.

表3

内部状態の定義		変数	
内部状態	カウント	y_1	y_0
s_0	0	0	0
s_1	1	0	1
s_2	2	1	0
s_3	3	1	1

表4

入力 / 現在の状態	x	
	0	1
s_0	$s_0/0$	$s_1/0$
s_1	$s_0/0$	$s_2/0$
s_2	$s_0/0$	$s_3/1$
s_3	$s_0/0$	$s_1/0$

(2) 表5を埋め，詳しい状態遷移表を完成させよ.

表5

現在の状態y			入力	次の状態y			D-FFの入力D		出力
s_i	y_1	y_0	x	s_i	y_1	y_0	D_1	D_0	z
s_0	0	0	0	s_0	0	0	0	0	0
s_0	0	0	1	s_1	0	1	0	1	0
s_1	0	1	0	s_0	0	0	0	0	0
s_1	0	1	1	s_2	1	0	1	0	0
s_2	1	0	0	s_0	0	0	0	0	0
s_2	1	0	1	s_3	1	1	1	1	1
s_3	1	1	0	s_0	0	0	0	0	0
s_3	1	1	1	s_1	0	1	0	1	0

(3) 図7～9のカルノー図を埋め，D-FFの入力D_0， D_1と出力zの式を示せ．簡単化できる場合は簡単化すること

x \ y_1y_0	00	01	11	10
0				
1		1		1

図7（D_1について）

x \ y_1y_0	00	01	11	10
0				
1	1		1	1

図8（D_0について）

x \ y_1y_0	00	01	11	10
0				
1				1

図9（zについて）

$D_1 =$ $x \cdot y_1 \cdot \overline{y_0} + x \cdot \overline{y_1} \cdot y_0$ ， $D_0 =$ $x \cdot y_1 + x \cdot \overline{y_0}$

$z =$ $x \cdot y_1 \cdot \overline{y_0}$ ※ $D_1 = x \cdot (y_1 \oplus y_0)$， $D_0 = x \cdot (y_1 + \overline{y_0})$でもOK

(4) 図10の回路図を完成させよ．ただし，FFのクロック・パルス入力はポジティブエッジで実装すること．



図10